关于在FPGA中实现CDR

请问，有谁在FPGA做过CDR时钟数据恢复的没?
altera的Q2里有IP核么?
或者自己做的话，怎么用PLL做呢?
大家帮帮忙，最近用这个，找了很多资料，原理略有点明白了，但是在FPGA实现的时候，还是没有头绪
谢谢了！

求明白的人指点

如其他討論，USB1.1 IP中有你要的

什么原理?
过采样?

數位式CDR

有这样的文章，但不一定有用！