关于pll行为级仿真

最近一直在研究pll的相位噪声预测的问题，如果直接跑晶体管级的仿真，由于时间长并且分频数比较大，很容易失败，
看了一篇文献，是讲PFD和CP是用晶体管代替，而其他模块都是用verilog-A或者是verilog-AMS代替，有人能推荐一下关于如何跑协同仿真方面的资料吗?谢谢

我也有同样的问题

找些讲verilog-A和verilog-AMS的书看看吧，坛子里都有。这里没有速成的方法

那有什么关于verilog-A和verilog-AMS的书呢

veriloga 就看cadence自带的手册就可以

或者simulink也行 都是很好的工具

好贴，坐等高手

电子迁移效应