微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > cadence verilog 导入总是不成功,是不是设置问题呀?

cadence verilog 导入总是不成功,是不是设置问题呀?

时间:10-02 整理:3721RD 点击:
就是想把verilog转成functional以及生成symbol,但导入后总提示“+w 26 Library(sample) not initialised in the database”,这到底是怎么回事呀

ref lib中去掉sample库试试呢?

小编解决了吗?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top