微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 请教VCO设计

请教VCO设计

时间:10-02 整理:3721RD 点击:
我在设计VCO时,发现我设计的VCO本身抖动比较大,VCO频率大约是300KHz,两个周期之间相差大约有60ns,想了很多办法,但是
抖动还是很大,我的VCO是压控结构的7级反相器,不想用差分结构的,主要是想省面积,那位大虾说说该怎么办?

压控结构的7级反相器似乎本来想躁就比较难提高
好的PLL的VCO多用差分
低端的芯片OSC才就几个反向器吧?

那那些方法可以加以改进呢?

压控结构的7级反相器…….
对于frequency ,300k Hz ring osc.级数太少
charge-pump 随便加一点,frequency 就会飘移很多
建议加到9 级以上,级数愈多,freauency 愈慢
电源上最好加一稳压电容……

好!

有道理,我试试看!
多谢!多谢!

可能架构已经决定了相噪有那么大!

差分结构本身的相噪并不见的好,
但反向门结构的osc对电源抑制能力较差,所以
如果使用反向门结构,要处理一下电源的影响,
加电容或者加regulator.

请问楼上的加电容是在每一级的输出到地上加,还是输出到电源之间加,或者两个都要加?
能不能具体说说?举个例子就更好啦!

采用7级?老大
一般的VCO也就3~5级,级数越多,带来的噪声越大。

我猜:
可能的关键问题是VCO的振荡频率做不下来
因为现在目前的工艺条件下,VCO 振荡频率都有百MHZ
做低反而比较困难

300KHZ一个周期是3.33us
所以误差=60ns/3.33us=0.018=1.8%
用3级环振试一下吧,
不过做到300K还是很困难啊

有点难度,加个稳压电容与电压调制。

You can think about using Current Controlled Oscillator, Each Cell with local decoupling cap and tail current with regulation. The # of stage can be reduced by increasing L for better noise performance. However, we still recommend using differential or pesudo differential structure and I don't think the overhead is an issue compared to your 7 stage design.

还是用差分的吧,省不了多少面积。

你的OSC有7级,然后还有用到regulator,另外还有电容做filter,这个面积很大了吧,还不如做成差分的,噪声相对小很多,另外面积也小。不用filter也不用regulator。

差分吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top