CDR 的問題 ..

Dear all:
最近因為需要所以在study CDR , Bit rate 488Mhz.
我採用的CDR電路是由 hogge PD + pump+ vco + /2 divider 組成 .
我有些疑問就是
1. 我要如何設定loop BW 應該要設多少才可以 ?
因為輸入是488Mhz , 總不會真的跟一般PLL一樣是Fref/10以上的規則吧 ..
2. pump 的 input 訊號真的是488Mhz嗎 ?
我看PAPER都用一般的PUMP電路,也沒有特別敘述輸入頻率是多少ㄟ.
3. PUMP 的電流設100uA 不知道可不可以 ?
4. 我看其他paper 都是用pd+pfd 雙loop , 不知道我採用的架構這樣可不可以使用 ?
Thanks.

看样子，你都发了不少文，快急死了吧。

480M还是采用过采样结构吧，
pll base的设计复杂度要高一些。

同问！