应用于RF电路的LDO的要求

在desigh一个LDO,要其应用于RF电路,而RF电路有一个频率为26M的clock,现在按照一些相关产品的SPEC,输出电压噪声<100uVrms, PSRR=-70dB@f=100Hz[/email] and-50dB@f=10kHz[/email]，不知道这样的要求是不是就可以满足了?不知道为RF电路应用的LDO还有其他要求吗?怎样验证所设计的电路是符合要求的?
谢谢各位大侠指点！

带多大电流，dropout电压是多少，输出电容预计用什么样的都没有呢。

要求:
负载电流最大为250mA, dropout电压为300mV(Io=250mA), 输出电容为4.7uF.

这个好像要求太高了。

谢谢，我正好在做这个，用的着

应该是锂电池供电的吧?0.5um的工艺吧?dropout电压不大，power mos不会很大，应该可以做出来。

输出电容太大整体要求不高可以做

输出电容一般都是1uf吧，不过PSRR比较难做到，像负载能力，线性度等都还好做，不过大电流的运放不太好设计，其实也只要是设计运放了，毕竟PSRR很大程度上跟你的运放有关，当然还有基准源哦，就是不知道你要求的静态功耗要求高不高，一般单路输出的30uA左右吧。
这里本人感觉比较难做到的就是PSRR，70dB，要好好想想哦。^_^

LZ好像还漏了一些LDO的重要参数,如line regulation,load regulation, loadtransient response,etc. PSSR要求10KHZ -50DB估计得用电荷蹦才能实现

功耗?

据你说是在RF电路里面有一个26MHz的时钟，那我猜很可能是个数字电路了吧，如果它是一个数字电路，如分频器，那么单纯的看PSRR是不准确的，因为PSRR基于的是小信号分析。即使算出来了PSRR也没有多少指导意义。
其实10KHz 的PSRR是可以达到70dB的，但是你要知道，LDO它是要一个输入reference电压的，这个电压的PSRR往往很难做到很低的。特别是对于不同的PVT corner
所以最好还是要跑一跑瞬态，看看输出如何。

确实经典，十分感谢分享资料！

rf ldo