微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 运放的失调消除技术探讨

运放的失调消除技术探讨

时间:10-02 整理:3721RD 点击:
对于运放来说,要减小其系统失调,可以采取以下措施:
1. 版图上提高匹配;电路结构上采用斩波或是auto zero技术等
2. Input Pair对的Von要尽量小,gm要大,而且面积也要大;
Current Mirror的Von要尽量大,gm要小,面积也要大。
请问下各位:这里的输入级的跨导gm大的话,为什么会减小系统失调呢?

难道是考虑到了等效输入噪声

123456

1 Pairs减小等效输入噪声
2 Vgs-Vth减小,直接减小系统失调
3 面积大失调小 呵呵这个谁都知道

Vgs-Vth减小,直接减小系统失调?求详解?

我不这么认为如果电流大小不变,这种方式其实是减小WL的适配误差、
但是VTH的误差并没有考虑

实际中,我们一般让VGS-VTH比较大一点。VTH的失调比WL的失调严重的多

输入差分对的gm比较大可以减小后级电流镜失调

运放的失调跟Vgs-Vth成正比关系,这个计算下 拉扎维关于失调那一章节介绍的很详细

Vgs-Vt 与 失调电压是 同方向正比的关系, 这个各种书上都有讲,自己推导一下也可以

xiexie

参见RAZAVA,第13章!

长见识了!

谢谢!受教了!

谢谢分享!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top