Class D中震荡频率的下限？（PWM）

各位大大：
小弟目前在做一个课题，高压高频D类功放，输入带宽非常大，20M，功率管受到工艺限制只能跑到100M，但是我查遍所有的资料，最低的采样频率都是输入的10倍。以前只做过最简单的一阶积分器环路的PWM结构，对其他的不是很了解。有没有可能在这么低采样频率的情况下把THD抑制到40dB以内?
现在的困惑主要是架构，用MATLAB很简单跑了一下，如果只用一阶环路的话，输出级滤波器加到3阶才能基本达到，这只是理想值。当然更高阶的环路还没有试，只是觉得结果也不会很好。
后来看了些paper，有说用前馈的，但是看到效果也没有提升多少，当然这方面的工作做得人也很少，估计也是没有反馈好用，瞎猜。望高手指点。
再后来看到当前火热的delta-sigma，因为SNR跟THD实际上基本不相关，看了一些资料也放弃了。
现在在看一种叫做multilevel的输出级结构，大概就是说在相应时刻用连接不同电压的开关管来驱动，THD会更好。中间还有很多不懂得地方，但是我最大的困惑是这种结构如果要加反馈怎么加啊?因为输出级的方波不会一直从电源到地，不同时刻“电源”和“地”的电位都不同~有了解这个架构的高人不吝赐教，小弟在这人跪谢了！
最后，由于频率很高，输出级的死区时间也是一个很大的问题，看起来完全不能做。只有边做边想了

末了，再问个关于环路GBW（单位带宽）的问题，我以前做的时候，师兄说把环路GBW设到略小于1/2的采样频率处（PWM），这样可以在保证稳定性的前提下尽量提高系统的-3dB带宽，提高响应速度。但是刚才在其他帖子里看到说应该把这个值设到略大于20K（如果是音频应用）就可以了，不知道这里面到地哪种说法正确呢?

顶起来~

0dB bw 应该远大于20K吧，否则OPAMP的FEEDBACK LOOP GAIN太小了

谢谢ls的，我的理解是把环路GBW设到略小于开关频率1/2处

请问LZ你这个频率这么高，是用在什么地方的?是video放大器吗?