关于运算放大器仿真的一个问题
AC分析结果表明,相位裕度有59度,(如图:开环增益100多DB,单位增益带宽127MHz)
但是将这个运放接成buffer(反向输入端与输出端直接相连)后的瞬态仿真结果却在振荡(如图:输入为2V的方波)
请问各位达人,这到底是为什么呢?
TRAN
AC
不懂
偶很菜
把你的运放内部结构贴出来吧
看你的缓冲信号仿真，slew rate貌似不够
要看 在哪各DC 條件下1V 不震..2V震嗎? 每各DC level 都要分析到
可能存在问题
你的运放直流增益100多db，还有这么好的相位裕度。不错啊，我担心一下问题：
你的运方开环是如何仿真的?：）不会是一段借直流电平，另一端接ac吧，如果是这样，就仿错了。
要是直流是通路，交流是开路。这样的话才能说明问题！
应该是你的slew rate的问题
次主极点做到单位增益带宽2－3倍已经可以很好的减小文波振荡了
从图上看可能有一个比较确定的原因是SR不够
但是图形中的震荡，就不知道是什么原因了，如楼上有人说的，你检查一下你的相位裕度是不是真的是有这么多
看图高电平不振，低电平振，可以防一下0v输入情况下的ac特性，另外虽然相位裕度还行，但也要同时检查增益裕度，特别在高频情况下如果增益裕度不够也很可能震荡
V1 PIN 0 AC 1 DC 1.4
L1 OUT NIN 1000MEG
C1 NIN 01000MEG
.AC DEC 10 1 1000MEG
直流闭环跟随，交流开环
结构是rail-to-rail 输入，第一级是cascode+增益提高，AB类输出
“结构是rail-to-rail 输入，第一级是cascode+增益提高，AB类输出”
结构也太复杂了吧！
一般AD的第一级采样用Gain Boost结构，
你竟然用三种结构相结合，两级放大，
响应大信号，phase margin=60 不够，
结构越复杂，零极点越多，可能分裂为复数零极点对
所以仅仅看相位裕度是不行的
相位裕度=60是基于二阶系统响应得出的
还有一点是，要保证在所有直流工作点下，op都正常工作
可以做一个输入共模的直流扫描
你输入的是方波吧。
这个好像不太对吧
恩, 應該是slew rate 不購2
我这个是 Analog Test 用的,只做跟随器用
奇怪的是60的相位裕度都不够,而改改补偿电容,相位裕度只有30左右的时候,同样的输入,得到的输出是非常熟悉的波形,高电平,低电平都不振荡,只有上升下降时有过冲,过冲是个阻尼震荡
1。看看在GBW的后面有没有gain-peak,就是共轭极点，共轭极点会导致振荡如果增益余量不够的话，
2。瞬态的步长要调小点，因为GBW达到了100MHz，就是nS的建立时间
:o
事隔多日再看小编的id, 难道是同事，请问是CIS组的吗?我是产一的
学习中
其实大家说了很多，不过都没有说到实质性问题！LZ的运放结构一个很大的缺点就是你的ICMR（共模输入范围）和Output Swing（输出摆幅）不能匹配起来！如果要接成buffer的话必须有很宽的这两个范围！当你的范围不够时，接成buffer的形势强制的改变了你运放的工作点！这样你开环仿真的结果就没有任何意义！我建议你做闭环的仿真，用spectre的Iprobe做，看看环路增益和相位裕度到底怎么样！
可能闭环的相位裕度不够啊，你仿真的时候只仿真了 1种情况下的DC，
还有输入管的cgs,cgd你没有考虑。
AB的输出级在不同的输出摆幅下也有这样的相位余度吗?
你运放的输出电阻和输入电容所构成的极点在带内了
应该是输入共模范围的原因吧
有点意思
请问你的补偿是用的什么补偿方式,RC?如果是RC的话,R是否是MOS的,是不是因为R直接接在输出端?
看看了 发现自己很菜
你接成缓冲器形式，输入加方波；
这不就是测量SR和ST的电路结构吗?
结果本来就是这样的吧
不然怎么测量SR和ST啊
你改变补偿电容就是改变了SR
这应该不是振荡吧...
PS：如果LZ已解决 请指教 学习中....
不过结构确实有点复杂
有些晕的新手留~
这么多热心人士啊
一是sr不够，而是buffer输入端得等效电阻过大，等效电感模型
AB类输出。这个不好搞