Cadence Layout LNA 问题，请教高人

cadence layout 画好LNA 电路。Export正常。
在别人的cadence上import gds 文件，电容的夹层就变了。再export, import，都是改变后的样子。这样，整个电路就废了。
别人的cadence 画一些基本MOS, BJT 正常，export, import gds file 也没有layer 被改变。
不知道怎么解决呢。
请高人指导。感激！

pdk是一样的吗?

一样的。

版本一样吗?

用相同的map文件。