IBM專家：3D晶片設計面臨五大挑戰

近來最熱門的新一代IC設計技術話題之一，就是3D。晶片製造商正在探索將目前的電子元件堆疊成3D結構之可能性；專家對「真正」的3D封裝之定義，是將不同的IC垂直重疊並以直通矽晶穿孔(through-silicon vias，TSV)技術來連結。該種方式旨在縮短晶片之間的導線、縮小元件尺寸並提高運作頻寬。
到目前為止，晶片製造商採用TSV技術生產的3D元件十分有限，主要是CMOS影像感測器、MEMS以及某種程度上的功率放大器(power amplifiers)；多年來，IBM、Intel等廠商也試圖利用TSV技術來堆疊微處理器、記憶體或其他IC。
以IBM為例，該公司已經用TSV技術生產出功率放大器，並發表了數個3D處理器研發成果，不過可能要等到2012年以後才能達到量產目標；至於另一家大廠Intel則還未找到3D晶片的「殺手級應用」。
實際上，晶片製造商也在3D堆疊技術領域遭遇到不少障礙；根據IBM工程師John Knickerbocker的說法，以TSV技術生產3D元件有五大挑戰：
1. 缺少EDA設計工具輔助；「設計工具還有成長空間。」Knickerbocker指出。
2. 設計複雜度；目前產業界生產的3D元件其實用到相對數量較少TSV，而關鍵是如何在堆疊中用上更多的TSV?此外，要讓複雜的3D設計散熱也是一個挑戰。
3. 封裝與測試的整合；目前還不清楚未來採用TSV技術的3D晶片會是由IDM廠生產，或是與現有IC一樣採用晶圓代工廠、IC封測廠分工的模式。但有件事很明顯：「測試將會是所有人面臨的挑戰。」
4. 不同功能系統的組合；要將諸如RF、記憶體與微處理器等功能整合在同一顆元件中，是一個挑戰。
5. 標準；包括SEMI、Sematech都對3D晶片有不同的規格標準，還有其他產業組織也有不同的發展方向。
(參考原文：IBM: Five challenges for 3-D chip design，by Mark LaPedus)

ding

Thanks，

好，谢谢！

ding

目前看过3D的电感

很好。谢谢。

ding

xue xi

GOOD ARTICLE