digital Delta-Sigma Modulator的SNR与jitter之间关系的仿真

小弟最近在设计一个delta-sigma DAC，想知道jitter(ps rms)对调制器的影响有多大。
具体的说，就是对应带有某一个jitter值的时钟，调制器的SQNR能达到多少。
该怎样才能实现呢?
有这方面经验的人请多多指教！谢谢了～

都digital 了，哪来的jitter问题?难道是dac?