请教一下：PLL稳定性怎么仿真？

直接接成闭合回路，然后仿上电tran，锁定之后可以再在参考时钟上加一个step，看能否再锁定。

没有怎么看明白，能说明白一点吗?锁定以后怎么加step?注：我仿真的时候输入参考信号本来就是方波信号。
我的理解是：PLL本身对输入参考信号来说是一个低通滤波器，稳定性分析是不是说加的高频信号能不能被滤掉?这样理解对不对?
望指教

thxxxxxxxxxx

可以用matlab建立行为级，而后看phase margin, 还可以在CADENCE环境下建立模型，用AC仿真看相位裕度

先用行为级验证（用matlab或专门的pll设计小软件）：设定滤波器阶数、CP电流、环路带宽等主要参数，就可以保证相位裕度，即稳定性。然后电路瞬态仿真再看稳定性。