关于电容泄漏的问题

电源电压5v，加在两个串联电容上(电容都是用的foundry的电容model)，这两个电容值不同，输出结点是out，如果使用初始条件语句.ic，让v(out)=5v，做瞬态看vout点的电压变化。我发现不同工艺下，有的vout不变(后仿也是这样)，还是5v，而有的会泄放电流，vout降为0，这难道是和工艺有关吗?实际情况下，难道真的有的电容不会漏电，而有的会漏电?
网表：
c1 avdda out c=20f
c2 out 0 c=600f
v0 avdda 0 5v
.tran 1u 1
.ic v(out)=5v
.print tran v(out)

呵呵。.很有意思的test. 就个人的理解说以下几点:
1) 真实的电容是会有漏电情况的, 但从仿真中不一定体现,具体体现与否要由model的决定.
2)上文提到的电容和工艺没有任何关系。因为你用的是idea电容，也就是说，没有电容漏电的可能.
3)正常情况下,v(out)应该严格按照dc分析结果显现.
4)另外simulation精度似乎有待提高，用10ps/step try一下. 应该会告诉你真相.

电容会漏电的，model也可能不准。
这么仿真意义不大。因为实际电路不可能单独一个电容，总有mos开关吧。mos开关带来的沟道漏电和PN结漏电可能更严重。

确实，会漏电的这个电容model里确实有pn结模型参数，可能就是这个导致的漏电

如果是理想电容就算了，可是foundry工艺里应该都带有关于漏电特性的参数吧?为什么会有的foundry里没有，这么重要的参数都没有，这样结果不一样，不误导人吗?

[quote]
如果是理想电容就算了，可是foundry工艺里应该都带有关于漏电特性的参数吧?为什么会有的foundry里没有，这么重要的参数都没有，这样结果不一样，不误导人吗?
fumes 发表于 2010-9-19 08:47


foundry会提供不同类型的电容, 通常会有metal电容(精度相对高,但单位电容小),
mos 电容(对应用环境有一定的要求,会有漏电),但漏电的大小要根据不同的电容类型确定，
如果是thinox电容,maybe会有。但如果是thickox就不一定.
每一家工艺都不一样.
至于pn junction漏电,一般都能做的非常小,pa或者更小, 否则工艺的可靠性会有严重问题。
所以说,normal工艺的pn junction 漏电在simulation中都看不出来。