关于LDO输出电容的问题
对于CAP-LESS的LDO，如果我们增加外部的输出电容以提升暂态响应，但是如果增大外部电容的话，会否使LDO得P2（负载极点）低频而导致系统不稳定?
感谢各位大侠给小弟答疑解惑啦。
我觉得会
LDO需要补偿啊
楼上大侠，我说的是CAP-LESS的LDO呀，对于这种LDO，我们需要不需要增加外部大电容?如果负载时容性负载怎么办?
你说的问题的确是个trade-off.
对于大的输出负载电容，output voltage variation during the load transient会得到改善，但是同时，因为non-dominant pole一般与gml/Cl成正比，需要补偿好的话，不可避免的需要消耗更大的静态电流
所以，在一般的研究中，一些advanced compensation topologies被应用，如
K N Leung, et al, A Capacitor-Free CMOS Low-Dropout Regulator With Damping-Factor-Control Frequency Compensation, JSSC'2003
S K Lau, et al,A Low-Dropout Regulator for SoCWith Q-Reduction, JSSC'2007
LZ可以找这些文章来读一读。
感谢楼上的解惑，我找些文章看看再和大家探讨。
是啊，我也刚明白 像DFC等补偿原理 都是基于LDO输出级点为次级点的
而off-chip的输出电容则为uf级，为主极点，不能用miller电容等补偿方式。
肯定会这样的，CAPLESS的LDO的负载极点为非主极点，增加电容值会使此极点向低频移动而逐渐接近低频处的主极点，从而不稳定。
确实看看有没有引入一个零点的可能！
capless的比较难做，的确会有这样的问题
ding
ding ding
要看LDO的运用，如果精度很高，capless的就很难做，如果输出电压精度要求不那么高，capless也很容易实现，只要补偿得当。
mkdkdkk
如果负载级成了次级极点，该如何补偿?
像DFC等补偿原理 都是基于LDO输出级点为次级点
你阶越给多大
如果太大有可能电路不在AC sim 所给的区间