仿真时运放怎么建模？
时间：10-02
整理：3721RD
点击：
现在弄模数混和仿真，遇到运放，不知道怎么用verilog建模?
敬请指点?
敬请指点?
For mixed mode simulation in cadence, it should not be necessary to model OPAMP.
参考allen的书,里边有讲...
或者直接用verilog-a写..
xie xie！