微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 请教!为什么运放的正摆率总是高于负摆率

请教!为什么运放的正摆率总是高于负摆率

时间:10-02 整理:3721RD 点击:
以pmos为输入管的全差分基本折叠共源共栅运放为例,摆率不就是尾电流除以负载电容吗?两边完全对称,可为什么正摆率总是高于负摆率,请赐教

如果你测量输出斜线那一段的斜率的话,应该差不多
但是由于电流fold那个点的cascode管子在slew状态可能会截止,这样就影响恢复时间
我觉得可能是这样的

有道理!基本两阶运放也是这种情况

可是这和正负摆率不同好像关系不大啊

和结构有关!看最大能提供多大电流了!

对于2-stage Miller OTA,如果是NMOS输入管,一般正SR=Iss/Cc>负SR
PMOS输入管,一般负SR=Iss/Cc>正SR
在考虑SR的时候要计入负载电容和输出电流镜对SR的影响。

GUAN ZHU

一边受电流源镜像电流大小限制
另一边是直接下拉

还是不明白,待高手点拨

由谋具体电路或者产品为例?

I think it's not ture.
whether pos SR is large than neg SR or not depend on the structure of the opamp.

感觉还是很模糊,至今觉得正负摆率是怎么下定义都不是很清楚

学习,学习;;;

最好上电路图

如果是全差分完全对称的话,摆率不可能有差别,因为正负极完全可以反过来定义,你检查一下你电路是不是完全对称

这位不是说得很清楚了么

检查你的充电和放电电流是否相同,另外还要注意补偿电容的SR限制,即使电路完全对称正负SR也可能不同的
,具体还是检查你的充电和放电电流吧(其中一个受偏置电流限制,另一个未必)

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top