时钟电路加在动态比较器上-时钟沿变缓？

负载，驱动不够呗。

2# twfly
请问是要加缓冲器吗?论文中的缓冲器一般情况是不是反相器，只不过宽长比比较大，这样理解对吗?

你要记住，在分析AC电路中一定要考虑负载电容的影响。一般后级驱动都是用反相器，反相器尺寸大，那它给前级电路的电容就大，使得充电时间变长。

3# malesky
一般都要加缓冲器的，而且缓冲器也要根据后面负载大小以及缓冲器的延迟影响来设计的。

5# twfly
现在是驱动比较器，但是比较器的电容应该不大吧。还有就是这里的负载电容是比较器中MOS管的寄生电容吗

比较器的输入对管的电容直接给前级提供负载，这里也要看你前级的驱动能力，输出端的充放点的能力，要综合考虑

7# twfly

7# twfly 多谢 twfly,麻烦再问一下.现在,将前级采样信号送往比较器,采样保持信号在latch有效时会出现明显的凹陷,这种情况是不是也要在前级采样保持信号加缓冲电路?
非常感谢！

9# malesky
你这个原因应该是电荷共享造成的，你在latch时，节点处有可能出现了其他寄生电容分享了你从采样到保持时的电容上的存储电荷。我猜的哈，要看电路。

10# twfly 谢谢！