微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > cmos inverter rise time and fall time

cmos inverter rise time and fall time

时间:10-02 整理:3721RD 点击:
Wp=8um Lp=3um Wn=6um Ln=3um
仿真出来的结果 tf 约等于0.5ns tr约等于1ns。
下降的时间pmos 从unsat 到 off。 nmos from off to unsat。
为什么rise time 和fall time 不一样?
上升时间跟哪个管子有关?为什么?

1# jiaoxin12366
把pmos的Wp增加一倍就可以了

上升时间根pmos有关,即PMOS开启,对负载电容充电。

通常(W/L)p = 2.5*(W/L)n

1# jiaoxin12366
Before you do simulation, be sure you have added capacitance loading from invertor output node to GND and VDD, respectively. Once this loading was decided, you can tune the width of PMOS & NMOS to meet the rising and falling time specification you want.

也就是说nmos产生的电流对负载充电?

也就是说nmos产生的电流对负载充电? 3# safei

反相器的上升时间是由pmos管对负载电容充电的时间决定
下降时间由nmos管对负载电容放电的时间决定,经验公式:
下降时间tf~CL/gmn
上升时间tr~CL/gmp
gmn、gmp均为管子处于饱和态的跨导。所以如果要使得tf=tr的话,那么需要:
增大PMOS管子的宽长比 减小Nmos的宽长比

楼上说的很详细,赞一个

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top