pipeline ADC 中1.5b/stage 含义？多谢！

时间：10-02 整理：3721RD 点击：

按看到的说法，每级应该得到00、01、10三种结果，这样也是两位啊?最终怎么得到ADC总的结果呢?
比如用7级1.5bit的流水线，是不是结果就是7*2=14 bit呢?或者应该怎么算?
请各位指点！
多谢！

1.5bit/位是指每级输出2bit，但是相邻两级之间重叠一位，为了数字校正，可以找一篇相关的博士论文参考

2# juliansky 十分感谢！
再笨笨的问一句，一个8bit的pipeline ADC 就需要7级1.5b搭建，是么?然后把数据校正处理成8位，可以这样理解么?

如果你不考虑lsb的精度，是这样的
为了LSB的精度，最后一级最好做成完整2bit的

3 codes.

上一篇：在示波器里面看2GHz的信号波形，应该用什么连接线？
下一篇：请教关于SANSEN书上的一个问题

ADC pipeline stage 相关文章：

栏目分类

闂傚倸鍊搁崐宄懊归崶顒夋晪鐟滃繘骞戦姀銈呯疀妞ゆ棁妫勬惔濠囨⒑瑜版帒浜伴柛鐘冲浮瀹曟垿骞橀幇浣瑰兊濡炪倖鍔戦崹鍦矈椤曗偓濮婃椽妫冨☉娆樻闂佺ǹ锕ゅḿ锟犵嵁婵犲倵鍫柛顐ゅ枎娴犺櫣绱掗崜褍顣奸拑閬嶆煟韫囨挸鏆ｆ慨濠勭帛閹峰懐绮电€ｎ偆绉烽柣搴ゎ潐濞叉ê鐜婚幐搴ｎ洸缂佸绨遍弸搴ㄦ煙閻愵剚缍戝ù鐙€鍙冮幃宄扳堪閸涱収鏆柣銏╁灡椤ㄥ﹪骞冮敓鐘插嵆闁靛骏绱曢崢鎾绘⒑閸涘﹦绠撻悗姘煎墴瀵悂濡舵径瀣幐闂侀€炲苯澧撮柟顔ㄥ洤閱囨繛鎴烆殘閻╁酣姊绘担鍛婃儓闁稿﹥鎮傞幃妯衡攽鐎ｅ灚鏅滃銈嗘尵婵參宕戦幘鏂ユ灁闁割煈鍠楅悵顕€姊虹粙娆惧剰閻庢矮鍗冲畷娲閳╁啫鍔呴梺闈浨归崕鎶筋敇濞差亝鈷戦柛婵嗗閺嗗﹪鏌涚€ｎ偅宕岄柡宀嬬秮楠炴ḿ鎹勭悰鈩冪€版繝娈垮枛閿曘劌鈻嶉敐澶婄疅闁圭虎鍠栫粈瀣亜韫囨挻鎼愰柣鎺戭煼濮婄粯鎷呴崨濠傛殘闂佸搫琚崝搴ㄥ箲閵忋倕绠涢柣妤€鐗嗘禒濂告⒑缂佹ê鐏卞┑顔哄€濆鏌ュ箹娴ｅ湱鍙嗛梺缁樻礀閸婂湱鈧熬鎷�