pipeline ADC 中1.5b/stage 含义？多谢！

按看到的说法，每级应该得到00、01、10三种结果，这样也是两位啊?最终怎么得到ADC总的结果呢?
比如用7级1.5bit的流水线，是不是结果就是7*2=14 bit呢?或者应该怎么算?
请各位指点！
多谢！

1.5bit/位是指每级输出2bit，但是相邻两级之间重叠一位，为了数字校正，可以找一篇相关的博士论文参考

2# juliansky 十分感谢！
再笨笨的问一句，一个8bit的pipeline ADC 就需要7级1.5b搭建，是么?然后把数据校正处理成8位，可以这样理解么?

如果你不考虑lsb的精度，是这样的
为了LSB的精度，最后一级最好做成完整2bit的

3 codes.