微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 请问一个cadence 仿真的一个bug问题

请问一个cadence 仿真的一个bug问题

时间:10-02 整理:3721RD 点击:
用cadence spectre进行仿真时,改变Analog Design Enviroment 窗口中的参数再仿真时,发现仿真结果与参数没改变前一样,没变化。把Analog Design Enviroment 关掉再打开仿真时才会有变化。各位同仁有发现过这个bug吗?怎么解决啊,谢谢

没有发现这个问题啊

呵呵,你用的是那个黄色的按钮?那个单单是Run
用那个绿色的按钮试试看,那个是 Save & Run

3# 山林布衣
正解

本人遇到过相似的问题,我用参数扫描时,找到了一个最佳参数,然后将变量固定为得到的最佳参数,谁知再次仿真时得到的结果反而不如原始的值。不知什么原因?

网标没有刷新

这个不是bug,你如果改变了环境参数,netlist需要用re-create来产生一下。 那个菜单项在那里就是为了这个目的的。

打开netlist文件看看,你改动的参数是否写在netlist里面了,too see is to believe.

谢谢小编的分享了!

谢谢小编的分享了!

我有时候会碰到这种情况,仿真opa的时候,看dc operational point,开始是vdd=5v,再仿真vdd=2.5v时的情况,这事dc point电压没变化,还是5v时显示的值,这时我经常是重启icfb。

我也遇到过,网表应该刷新了吧 回去再看看 谢谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top