源跟随器对相位裕度的影响

源跟随器被大电阻驱动，输出阻抗呈感性；驱动大负载电容，在阶跃响应中表现为减幅振荡。

引入源跟随器后，输出节点的阻抗更低了吧。

原来接的是电容负载么?
加Buffer后，是DC增益下降了，还是增加了极点，使得高频时的增益下降了?
小编不妨将前后的波特图贴出来大家看一下

仿真时发现 差分放大器单端输出点的电压怎么也升不上去，因此，反馈回去的电压比正端输入电压要高。
仿真时 低频增益已经破坏
这是加上源跟随器后的[img][/img]图

反馈回去的电压比正端输入电压要高，
第一级输出当然为低了
是你的原跟随器(P管输入?)把输出抬高了?
没看到图,猜测

源跟随器是 PMOS管的