微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > PLL 仿真求助

PLL 仿真求助

时间:10-02 整理:3721RD 点击:
刚开始做高频的东西, 现在在用hspice 的 tran分析功能做VCO的起振分析,但是看了仿真状态文件,timestep 是60ns左右,但是我在tran里面设的是0.1ns啊
在hsim和spectre上面都可以看出振荡,所以VCO的电阻设置应该是没问题的
因为我的VCO的频率是1G以上,如果是60ns根本就检测不出来变化,所以请问该怎么设置HSPICE相关的选项?

小编莫不是写了.tran 0.1n 600n?

不是 写的是 0.1n 1u

timestep 是60ns左右是怎么看出来的啊?

从仿真状态文件可以看到

类似以下的文件:
sweep: tran tran0begin, stop_t=2.60E-04 #sweeps=**** cpu clock=3.44E-01
tran: time= 2.6000E-05 tot_iter=45273 conv_iter=5549 cpu clock= 5.44E+01
tran: time= 5.2005E-05 tot_iter=91458 conv_iter=11174 cpu clock= 1.09E+02
tran: time= 7.8005E-05 tot_iter=136891 conv_iter=16801 cpu clock= 1.64E+02
tran: time= 1.0400E-04 tot_iter=183098 conv_iter=22437 cpu clock= 2.18E+02
tran: time= 1.3000E-04 tot_iter=224634 conv_iter=27726 cpu clock= 2.68E+02
tran: time= 1.5600E-04 tot_iter=273457 conv_iter=33576 cpu clock= 3.26E+02
tran: time= 1.8200E-04 tot_iter=319984 conv_iter=39247 cpu clock= 3.81E+02
tran: time= 2.0800E-04 tot_iter=363365 conv_iter=44662 cpu clock= 4.33E+02
tran: time= 2.3400E-04 tot_iter=408878 conv_iter=50298 cpu clock= 4.87E+02
?

对,是这样的文件 当我调仿真精度时,这个值不变 这是为什么? 它总是固定值。 由于大于1ns 所以我的VCO振荡无法检测出来 是不是应该在option里面设置什么选项?

我还了个版本,2009 不用改设置就出结果了 请问这是什么回事 以前用的是08的

你能把你的网表给我看看不?我估计不是仿真精度的问题?你检查下网表里有没有瞬态源,你可以把电源写成下面的形式试试:
VDD VDD 0 PWL 0 0 10N 5

电源是这样加的 使用pwl源加上去的 网表这个。还是不要了吧
还是请您说说可能出现的情况,我多排查一下 首先,hspice我用了很久了 一直都在仿低频的东西 没做过高频的 所以使用上面肯定是没有问题的,就是现在做高频的不知道是不是会有一些选项需要特别注意呢?

我以前也做过PLL,仿VCO的时候频率1G以上是可以起振的啊,我用的是环形振荡器。在hspice仿真时也没做什么特别的设置。

现在我换了个版本就好了 我也不知道为什么

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top