求助对IP电路仿真

我们要在自己设计的IC里面加入一个ip电路，但是只拿到了这个IP电路的gds，没有symbol。
现在老板要求对整个IC做仿真，以确定加入这个IP后对整个IC的影响，请问如何对它进行仿真?在Cadence下作后仿不是需要symbol的吗?还是使用其他的什么仿真软件?
谢谢各位大大！

是指拿到了gds还是拿到了lef呢
一般买的ip应该不是gds格式的吧

回二楼，拿到的是gds

这个我也想知道，有了解的么给讲一下啊

Do you have netlist for LVS checking besides GDS?

如果有这个NETLIST，该怎么弄?

如果有网表 假如只考虑前仿的话，可以把这个IP的网表加入芯片的网表中，用HSPICE仿真就可以了哈

谢谢楼上

There are several solutions. One of them is to import the netlist (CDL) to Cadence, and the tool should create schematics and symbols automatically. Then you may integrated the imported database to your design database for simulations.

请问楼上的意思是说CADENCE可以直接读入CDL网表生成电路图和symbol吗?

Yes.

那对网表的格式有什么要求吗?是标准SPICE格式即可? 还是需要SPECTRE的格式呢?

spectre格式，不然导出来是不能用的。

That's not true. You need to come up with a device mapping table.

In Cadence，the schematic can be generated from the correseponding netlist supplied by foundry. However, before the generation, you'd better confirme that the netlist and layout should pass LVS check. Good luck！