问两个问题，请大家赐教！

1. 在ADC中有“底板采样”这种说法，但是我看到的一些文章中只解释为电容两端的MOS开关接地的那一边先断开，这样就没有了直流通路，也就避免了开关的电荷注入（先关断的MOS的电荷注入会在差动电路中被抵消）。问题是，这个解释并没有说明为什么要用“底板”对信号采样?
2.PMOS的闪烁噪声比NMOS小，razavid上面说空穴运输在“埋沟”中，能否给再深入的解释一下?

自己顶一下

1.下极板采样是为了避免下极板到衬底的寄生电容（OP输入电容）影响精度
2.埋沟不在表面，空穴不容易被捕获，而且PMOS有自己独立的阱，对噪声的隔离有好处