微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 请教关于lvs的问题

请教关于lvs的问题

时间:10-02 整理:3721RD 点击:
我的schematic中仿真时电阻只设了个阻值没有加模型在导出netlist时电阻项也是选value但是在layout中画的电阻(p型扩散电阻)识别不到layout的drc是过了的请问下layout中的电阻要怎么样弄schematic中的电阻如果不加模型可不可以通过lvs?
谢谢!

是你schematic中定义的电阻在lvs库中未定义,如果你只要求通过lvs,而不修改库环境只有把schematic网表中关于p扩散电阻的model名手动改成lvs错误报告中所指的layout中识别到的电阻model(比如RP)。
但是最好是将对应的layout库补全来做lvs验证。否则得到的匹配结果也只是虚的。

kankan

有些lvs.rul 文件规定在版图中电阻还要覆盖一层,lvs才能通过

就是要在电阻上加一层标识层

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top