微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 微波和射频技术 > RFIC设计学习交流 > 一个CMOS layout最大电流的问题

一个CMOS layout最大电流的问题

时间:10-02 整理:3721RD 点击:
我想layout一个MOSFET, 最大支持drain电流要超过6mA. 不知道需要有什么考虑? 我用的foundary 提供的资料有所有metal层和via的电流最大密度。 transistor的drain和source都用via接到metal1了. metal1的宽度0.5um, 如果metal1最大密度是1mA/um, 那我至少需要12个drain和12个soure. 但是source/drain上的metal1的往下的via是否也需要满足最大电流的需要?还有什么其他的考虑呢?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top