请教关于PLL输出的DFT分析

PLL的参考频率为32MHz, 分频比为32，环路带宽为1M， 对PLL中VCO的输出信号做DFT分析之后，发现偏离中心频率32MHZ处的杂波还好，为-58dBc/HZ，但是在偏离中心频率96MHZ的整数倍频率时，有很大的杂波分量，特别是偏96MHZ时，有-33dBc/HZ的杂波。请问产生这个杂波的原因是什么，锁定时控制电压的抖动为0.4mv， KVCO大约为600MHZ/v。
还有对VCO通过反相器（用做buffer）之后的信号做DFT分析，发现信号的杂波明显变大了。这个是什么原因呢?是因为分频器对PLL带外噪声的影响吗?还是其他的原因?

96MHz is the 3rd harmonic of 32MHz. When your output is close to a square wave, 3rd harmonic component will become significant. It will become even more significant after the digital buffer, which makes the output waveform even closer to a square waveform.

信号的功率确实主要是在奇次谐波上，但是3次谐波功率不应该比1次谐波大吧?DFT后的结果是频率中心频率3次谐波处的杂波比偏离1次谐波处的杂波大大约20多个dB.

而且输出的频率是32MHZ*32，而非32M， 看杂波的大小也应该是看控制电压的频谱成分，而非输出的。 仿真的结果是控制电压抖动比较小， 且没有表现出在奇次谐波处有较大分量的现象来。
[
quote]原帖由 lakeoffire 于 2008-6-7 01:02 发表

96MHz is the 3rd harmonic of 32MHz. When your output is close to a square wave, 3rd harmonic component will become significant. It will become even more significant after the digital buffer, which mak ... [/quote]