高手指点关于rail to rail op的问题

各位高手，我遇到一个问题
我用一个rail to rail 作为一个unit gain buffer stage ，然后我simulation发现我的input voltage 居然小于我的output voltage ,我的所有管子都是正常工作的，gain也有60－70DB，因为我想根据Vout=(A/1+A)*Vin,其中A为GAIN，我的Vout 应该略小于Vin，我的devition差不多就是1/A*Vin，各位高手知不知道这是怎么回事情，可能不可能Modle有问题会这样?
指点一下啊
谢谢

高手指点关于rail to rail op的问题
1:看看你的OP稳定如何?
2:什么结构的RR-OP呢,是输出-输入都RR型的吗?如果不是的话,注意仿真输入信号的共模输入范围不要在输出/输入CM之外.

谢谢高手的回答
我的OP是稳定的，输入输出都是rail to rail 的，而且输入是在共模范围内，你觉得可不可能是由于model的问题
因为我是用specture run的，但是结果很无语，我就用matlab搞的一个行为级的仿真，结果是正常的
你说可不可能是specture弱智了?

试试HSPICE仿真结果,做dc和tran分析.有可能是工具问题.

谢谢高手
在问一下，因为的R－R是用在HV下面的，然后我的LOADING是一个RC的FILTER，当我的电压输出比较高或比较低的时候，由于输出级VDS的变化，导致我的输出电阻急剧的减小，进而我的增益也减小很多，那这个时候我觉得应该我的devition应该很大，可是令我无上困惑的居然测试的结果，我的devision也不是很大，高手这是为什么啊?
都要抓狂了
谢谢

高手谈不上,差的很远.你说的这种情况要看具体仿真类型和仿真电路结构,你的负载是RCFilter,什么类型的HP ,LP,BP,BS?另外 HV是高电压MOS器件,有无LevelShift切换?

有没有MSN啊，大家勾兑一下

email_gz@hotmail.com