CC3200 I2S MCK问题请教

CC3200MOD I2S接口工作于master，output，48KHZ，stero，24bit

有几个问题需要请教一下：

1. CC3200MOD I2S能工作于SLAVE模式吗？

2. CC3200MOD I2S工作于MASTER模式下，能输出MCLK吗？

3. 如果I2S模块没有MCLK输出，能否用PWM模块产生一个4 x BCK的时钟作为MCLK？

4. CC3200MOD I2S的工作时钟是怎么产生的？专用的PLL？

    实测BCK与从80MHZ的系统时钟分频产生的PWM时钟相位并不同步，由此推测I2S应该是有单独的时钟吧？

4. 

1、TI有做过一些I2S SLAVE模式的基础测试，但是该测试并不完整，不如master模式可靠。所以严格来说，CC3200并不支持I2S slave

2、可以

4、The I2S master module is sourced by a 240-MHz clock through a fractional clock divider. By default, this divider is set to output 24- MHz clock to the I2S module. The minimum frequency obtained by configuring this divider is (240000 KHz/1023.99) = 234.377 KHz

感谢解答！

但是具体该怎样配置MCLK输出呢？哪个管脚可以输出MCLK？

我没能找到MCLK相关的API函数，也没找到MCLK管脚的描述，还请指导，谢谢！

请参考CC3200 TRM 文档： http://www.ti.com/cn/lit/pdf/swru367

从这个文档中，我并没有找到I2S模块的MCLK输出相关信息。

能否麻烦您具体说明一下配置方法？调用哪个函数?或文档中哪个章节有讲到？

需要注意：我说的是I2S模块的MCLK，一般为BCLK的4倍。

谢谢