新手路过，有些疑问，求各位前辈指导。。。。

有一个RTL代码（里面有各种模块），用modelsim搭建testbench，就是编写汇编程序，用工具转换成rom的模型，RTL读取ROM里面的二进制程序，执行看波形。


我的疑问：1.代码都是verilog编写的，搭建testbench也应该用verilog吧?
               2.这个RTL代码包是设计51单片机的，里面每个模块的代码都有（calu,pcon,seqgen,clkgen,ramctrl等等），然后在做仿真看波形时，是每个模块都要写testbench，才会出现波形吗?
               3.而且其中有个顶层文件，请问这个文件有什么作用?
               4.用工具转换成ROM的模型，是把什么转换成rom模型?（我这有个GenProm的工具）
               5.RTL读取ROM里面的二进制程序，这个也不明白，求大神通俗的解释。


纯新人，希望这方面的大神指导下，无论解决哪个问题，我都很开心~~谢谢大家了！

testbench可以用VHDL或者verilog写，最好统一，看起来舒服