TLV320AIC23B

为什么TLV32023B配置为从模式，其位时钟BCLK还有时钟输出（其值为12.288MHz/4，其中MCLK=12.288MHz外部晶振）？

它为从模式时，不是是有主机提供BCLK么？ 这样的输出会不会与主机的提供的时钟冲突？

NOTES: 1. In Master mode, the TLV320AIC23B supplies the BCLK, LRCOUT, and LRCIN. In Slave mode, BCLK, LRCOUT, and LRCIN are supplied to the TLV320AIC23B.

所以你再检查一下设置有没有问题

已经解决了，可能芯片有点不稳定  需要重新复位  才得到正确的时钟