微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 一块AIC3104工作在主模式,一块AIC3105工作在从模式,两块芯片的MCLK由同一块12Mhz晶振提供,音频传输时会产生很大的杂音?

一块AIC3104工作在主模式,一块AIC3105工作在从模式,两块芯片的MCLK由同一块12Mhz晶振提供,音频传输时会产生很大的杂音?

时间:10-02 整理:3721RD 点击:

如果AIC3104工作在主模式,MCLK独立提供12Mhz有源晶振,如何配。

如果一块AIC3104工作在主模式,一块AIC3105工作在从模式,两块芯片的MCLK由同一块12Mhz晶振提供,音频传输时会产生很大的杂音。

为了完成多路输入和输出,我采用了两颗AIC3104+AIC3105同时工作,为了使用内部的数字滤波器,两者通过I2S互相连接,并采用外部12MHz有源晶体提供MCK,此时该如何配置主从模式?我在调试过程中发现:音频传输时会产生很大的杂音。不知道为什么?

在音频数据传输过程中,只能有一个主来传输时钟,如果多个主就会产生噪声。

所以你需要将AIC3104的BCLK,WCLK为输出,AIC3105的BCLK,WCLK为输入,并且频率一致。

你可以看下两个连接起来后用示波器看下它的时钟是否还正常。

我现在是3104是主、3105是从,MCLK由12M有源晶体提供到3104,然后BCK/WCK都与3105的BCK/WCK相连接。

我用示波器看过时钟的分频值与设置的一样,是正常的。 请问:是否有其他原因导致的? 3104/3105一起使用这样连接是否可行?

你好:

你的采样率是多少?你的WCLK,BCLK测出来都是多少?你的BCLK和WCLK的方向没有错啊?你保证3105接收端的fs和其它的时钟要和你一致。

Hi Derek,

我设置采样率为44.1KHz,实测BCLK=1.41121MHz,WCLK=44.1004KHz。3104为主,3105为从,方向确认没有搞错。

3105接收端的BCLK与WCLK是与3104的发送端BCLK/WCLK相连接的,因此两者时钟是一致的。

我想问:因为我现在是使用12M有源晶体提供MCLK给3104的,这个MCLK是否同时需要提供给3105呢?(我现在3104和3105的MCLK是相连接的)

3104     3105

MCLK - MCLK

BCLK- BCLK

WCLK - WCLK

DOUT - DIN

另外,是否还有其他原因导致这种工作方式在音频传输时产生很大杂音呢?(这里我所指的杂音是乱叫,根本没把正确的音频传输出来)

Hi Derek,

此问题已经解决,我们只打开了一边的ADC,同时打开两边的ADC,这种乱叫就消失了。

感谢您的支持!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top