PCM3500的loop引脚不能实现AD-DA的检测

小弟在使用PCM3500E做音频编解码，在使用PCM3500的过程中，将LOOP置1，其他引脚配置正确，将1khz信号的正弦信号输入模拟接口，再将用示波器加在模拟输出端，不论是否有输入信号都有大约128KhzDE杂波存在，用大约20khz低通滤波器之后就什么波形都没有了，没有达到预期的loop环路检测效果。原理图如下：

Hi，

看你原理图将PCM3500置成Slave Mode，Loop测试时BCLK，LRCLK加了没有？你配置成Master Mode试试。

你好，我的确没加BCLK，但是LRCLK是什么？左右声道时钟吗？好像PCM3500并没有这个引脚。

Hi,

LRCLK是左右声道时钟，PCM3500引脚定义为FS(Frame Sync)，其实就是LRCLK。

首先需要看下DAC端有无输出，如果没有Dout，另外，需要注意FS，BCK要和系统时钟同步，可参考Figure10中的波形检测是否有做到同步。