PCM3060问题咨询
时间:10-02
整理:3721RD
点击:
对于PCM3060的从模式,slave mode,如果我给的时钟是 system clock :12M,LCLK:64fs,BCLK(fs):48Khz,这个输入不完全满足芯片资料,但是以前用过的一块芯片PCM1781对于这个输入是没问题的,那么,PCM3060对于这样的输入,芯片是否会工作?
感觉这么做会有问题。因为3060里面的ADC是固定64倍采样的,这个过采样时钟要从SCLK里分出来。你现在SCLK是250fs,没有办法分出来一个64fs。同样DAC里面需要内插,但是250没办法出4fs,8fs。。。这些时钟。建议你最好是给一个这样的SCLK,满足SCLK=N*fs,N能被64整除。
感谢您的回答,现在我已测试成功,事实上,跟之前的pcm1781等芯片一样,SCLK是不需要满足64fs*N的。。以后的芯片资料中建议加上这一点说明。。。。感觉芯片资料,在这上面有点模糊,谢谢!
其实这几颗IC我们都内置PLL,所以你的MCLK输入是可以有问题的,因为PLL可以自动根据你的LRCLK 和 BCLK算出正确的MCLK,或者您说的SCLK,这是我们IC的一个很强大的功能,但是不能说输入的SCLK是可以不需要满足64fs*N的,所以芯片资料不能按照您建议来更改,谢谢!