tlv1570多通道的AD采样芯片，模拟输入被拉低

tlv1570多通道的AD采样芯片，几个模拟输入被拉低。当输入电压很小的时候甚至会被拉低为负数，高点的时候不会被拉为负数，但是也被拉低了。

具体拉低是拉多低？输出的幅值有多大？

能不能交换通道的输入，看一下输出的变化情况

拉低的原因是有通道的输入为负数了，这样是否会出现这种情况？