DDC232的串扰问题

1.DDC232的input channel 的电流值相差较大时，会有串扰产生，PCB布线时有什么具体方法减少串扰吗？

2.PCB布线时 QGND应如何对待

减少串扰主要可以通过增加信号线间距，减少信号线与信号回路间距，通过增加匹配电阻减小信号反射这几种方式。

具体讲来就是：3w是平行走线两条线中点的间距大于3倍线宽，20H规则：由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰。称为边沿效应。办法是将电源层内缩，使得电场只在接地层的范围内传导。以一个H（电源和地之间的介质厚度）为单位，若内缩20H则可以将70%的电场限制在接地层边沿内；内缩100H则可以将98%的电场限制在内。

总之，记住

1：短线

2：簿板

3：少平行线

还有一个可能是通过VREF产生“串扰”。建议采用以下两方面改进措施试试：

1. VREF输入引脚采用基准源（REF3040)+缓冲器驱动(OPA350)，且尽量减小缓冲器输出到VREF输入引脚之间连线的阻抗；

2. 芯片附近放一只10uF退耦电容（连接在VREF上）。

请问下QGND应如何处理？直接接入AGND是否恰当？

取决于AGND是否干净。若AGND足够干净，直接连接没有问题，否则，不要直连，而应将其连至比较干净的模拟地上。