微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 关于74HC08的容性负载问题

关于74HC08的容性负载问题

时间:10-02 整理:3721RD 点击:

74hc08的输入电容是10pf,我想请问下74hc08的输出容性负载是多少,或者说1个74hc08的输出管脚可以驱动几个74hc08的管脚,谢谢

逻辑门的输出驱动能力还是很强的,不知你要接多少个后级?

能否驱动6个?还有一个问题是mos的输入除了漏电流是没有电流输入的,而且输入阻抗比较大,所以我想问单从电流驱动来讲是可以驱动非常多的,级联时除了驱动电流外是否还要考虑别的因素,比如输入电容输出电容,谢谢

六个是没有问题的。除了驱动电流还要考虑带容性负载能力,74hc08在测试的时候是用的50pF电容作为负载的,一个hc08的输入电容最大10pF,一般驱动10个没有问头

容性负载50pf,输入电容是10pf,按正常不是一个74hc08只能驱动5个把?还有输入电容是将两个管脚一起算的还是分开每个管脚的输入电容都是10pf,谢谢

测试使用50pF容性负载,并不是它可以驱动的最大容性负载值,所以,最多不是5个哦。10pF是分开值

50pF是工业应用的标准负载大小,所以datasheet中一般都用50pF作为测试条件,并不代表最大驱动能力。

亲;单纯讨论这个问题,没有实际意义。这个IC不会因带电容载而自激或烧毁。只会因内阻和外接负载电容而导致输出延迟。因此;抛开延迟问题,这个IC几句可以无限制的接下级输入。但是;如果考虑延时问题,这个C就很关键了。如果你的逻辑频率不是很高;电路没有逻辑竞争,扇出十几个门没啥问题。

是的,增加负载电容,会影响到传输延迟,负载电容越大,上升时间和下降时间也越长。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top