微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > DP83848IVV在RMII模式下丢包

DP83848IVV在RMII模式下丢包

时间:10-02 整理:3721RD 点击:

你好。用的STM32F405+DP83848IVV,插上网线后,表示信息传输的绿灯不停地闪烁,用电脑ping做好的板子(板子接到与电脑相连的路由器上,或者用一根正常的网线与电脑直连),能ping通,但是有50%的丢包率。附件是DP83848IVV部分的原理图。用的RMII模式,其中也有根据spec分AGND和DGND.

麻烦先帮忙看看是否有硬件设计方面的错误?

另外,我还想额外问一下,DP83848的第25pin(25M_OUT)在RMII模式下输出50MHz时钟信号,那么DP83848设计这一功能pin是出于哪方面考虑呢?

以上,期待您的回复,非常感谢!

Pin25的CLK_OUT在RMII模式下,输出50Mhz,这样的话就可以给外围电路提供时钟,省去再使用其他时钟芯片提供时钟,既减少了成本,也解决了板子空间,设计起来也相对方便。

丢包的话,硬件软件问题都有可能造成丢包,硬件部分,TI给出了原理图,layout,可以先检查下硬件部分:

http://www.ti.com/tool/dp83848i-mau-ek

您好,还有个问题需要您帮忙解答:从你提供的链接里的参考线路来看,DP83848并没有分AGND和DGND,请问这是出于什么考虑呢?谢谢啦!

yan zhan1

您好,还有个问题需要您帮忙解答:从你提供的链接里的参考线路来看,DP83848并没有分AGND和DGND,请问这是出于什么考虑呢?谢谢啦!

在电路上一般不区分,但实际layout时我们要注意模拟信号参考模拟地,数字信号参考数字地,最后将模拟地和数字地通过磁珠接在一起。

您好,非常感谢您的解答。那么新问题来了,贵司在DP83848的spec中并没有明确标注该芯片的48个管脚中哪部分是模拟信号,请问能否帮忙解答一下,DP83848的模拟信号具体是哪部分呢?谢谢您啦!

您好,非常感谢您的解答。那么新问题来了,贵司在DP83848的spec中并没有明确标注该芯片的48个管脚中哪部分是模拟信号,请问能否帮忙解答一下,DP83848的模拟信号具体是哪部分呢?谢谢您啦!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top