LMK04828 时钟输入及电路设计问题求助

LMK04828再如果只是用单PLL2时，不使用VCXO，使用恒温晶振是否可以可行？

可以的

就是当一个buffer用

我的输入时钟是204.8MHz的晶振，这样直接使用恒温晶振和使用VCXO有什么区别吗，因为手册上讲的好像都是双PLL应用，不知道这样会有什么后果，如果单PLL是不是只需要给OCSIN输入就可以了，其他的CLKINx就不用接了是吗？谢谢~

Seasat Liu ，请问其他的CLKINx悬空就可以了吗？还有CPOUT和CPOUT2是不是也可以悬空？谢谢~

直接用一个时钟buffer不就可以了吗？为什么用这个

因为选用的ADC是JESD204B的接口协议，要实现和FPGA的同步，参考了评估板的电路，所以用的LMK04828，但是看手册好像支持单PLL就可以，所以没有使用VCXO，不知道这样设计会不会有什么问题？谢谢~

CLKINx不用的建议通过一0.1uF 电容到地。

不用的CPOUT和CPOUT2可直接悬空。

是的，支持JESD204B的目前只有这三款双PLL的LMK04821,LMK04826，LMK04828。

看它的内部架构，只适用PLL2， bypass PLL1是没问题的。可以这样用。

谢谢您的解答~非常感谢~