LVTH16245输入管脚悬空时的输出状态

LVTH16245这个片子，有bus hold功能，若输入管家悬空，可以保证输入状态是确定的。但是输入管家悬空时，能确定输出的是高电平还是低电平吗？我这边有两个管脚悬空，一个管脚上电后一直是低电平输出，而另一个悬空管家，上电后有时是高电平输出，有时是低电平输出。

请问这个现象跟什么有关？如果是要上电后确定的输出高或低电平，是否必须加上下拉电阻，不能悬空

谢谢！

这种总线保持电路是不依赖于上下拉电阻来控制电平的。

因为这类器件是总线缓冲器。主要用于总线上的应用，比如PCI，485等各种总线，总线保持的意思指的是当总线上的电平不在处于一个有效的逻辑电平时，这时候输出保持在上一个有效逻辑电平状态中，直到有新的有效电平为止。

这是一篇介绍bus hold的应用手册，请参考：http://www.ti.com/lit/an/scla015/scla015.pdf

LVTH16245，我们是单向使用的，方向A--B，A输入，B输出。

当LVTH16245 被使能时，输出B应该由A的电平状态决定。如果输入A时悬空，那么芯片本身认为输入时高电平还是低电平呢？

或者输入悬空状态，芯片本身就认为是一个无效的逻辑电平输入状态，bus hold使芯片保持上一个有效的逻辑电平状态？