CDCVF855用作时钟buffer的zero delay参考电路

你好，

输入时钟是125MHz的LVDS或者LVPECL，输出为两路时钟。请问一下有没有CDCVF855使用zero delay功能的参考电路，主要是要确认一下FBIN和FBOUT之间需不需要匹配/耦合电路，还要确认一下CLK和输出Y需不需要匹配电路。

谢谢！

FBIN和FBOUT，CLK和输出Y之间都建议加上匹配电阻，如果trace走的是50ohm阻抗，那么端接100ohm，如果trace走的是60ohmn阻抗，那么端接120ohm。

其中端接匹配电阻靠近FBIN端，输出的匹配电阻靠近后端接收端。