DS32EL0421与DS32EL0124的使用问题
时间：10-02
整理：3721RD
点击：
在设计一款高清TVI视频光端机的设计中使用FPGA+DS32EL0421作为发射机，DS32EL0124与FPGA作为接收机。发射机的FPGA使用了DDR与LVDS，在CLK的上升沿发送A1/B1/C1/D1/E1数据，在CLK下降沿的时候发送A2/B2/C2/D2/E2数据；在接收端端会出现位不对齐并且第一组数据和第二组数据会混合，比如接收机接收到的数据会是B2A1E1D2C2,B1A2E2D1C1, ABCDE这五个位的顺序不会乱，但是时钟上升的数据和时钟下降沿数据会随机混乱。请问DS32EL0421与DS32EL0124的使用上要注意哪些方面的问题。
请确认在进入DS32EL0421前/DS32EL0124后，5根差分走线是等长的，相位是对齐的。
随路时钟的抖动如何？建议使用一个好一点的时钟，看看是不是时钟的问题。
除了时钟抖动之外，同时检查下是不是power的纹波太大。
您好，我用的贵公司的ds32el0421与ds32el0124来为image sensor（MN34229 输出DDR LVDS信号，1路时钟4路数据）做数据传输。Txclk信号已经在FPGA中被接收到，而且正确。可是，数据通道，全部是零。这是为啥？按道理，即使接受又问题，也不应该是全部是零啊？
请赐教。谢谢
我同时修改了0124和0421的DC-B和RS的四种组合（11,10,01,00）方式，没有效果，接受到的数据仍然都是0，而时钟频率正常。当我拔掉LVDS的连接线，或者imagesensor连接信号线，时钟频率错误。说明，0124和0421是工作的。但就是数据通道接受的数据是0，奇怪我想，即使接受的数据有误，也不应是全零。我先后改了rs和DC_b这两个信号的电平，11,10,01,00都试过，但是没有效果。
请查看一下附件，是否有不对的地方？
我出现问题的可能性在哪一个地方呢？
谢谢赐教