ISO35T芯片485总线端的奇怪干扰！

ISO35TDW芯片的11，12输出脚上出现剧烈的50HZ振荡（示波器地接芯片GND2即9，10，15脚，探测11或12脚），设计严格参考官方的参考设计，双侧3.3V电源上无明显噪声(分别接各自GND测量)。 现发现485总线通信主机总收到很多莫名的0，怀疑是该50HZ干扰造成，查不出原因。

又检查了下，所有器件都是按照参考电路画的，没发现明显问题；ISO35的10脚是否不能接GND2，但是看参考电路也接了；供电方面芯片左侧VCC1和变压器输入端用的3.3V供电，变压器用的DA2303(线圈比例1：1.5，手册上说主次线圈电压范围是5至6V因为参考设计也用这个所以也就用这个了，可以换成DA2304是3.3V至6V)，右侧VCC2得到变压器输出经TPS76333的3.3V，示波器探2个电源都很标准没有杂波；变压器的工作频率150K远远大于50HZ干扰；

该电路已经用于小批量试制，非常着急，希望熟悉的朋友给点建议，非常感谢。

是的，电路完全没有问题，10脚NC和内部电路没有连接，所以悬空也可，接GND2没问题。

有没有检查下PCB layout方面，用的几层板？

你好，感谢回复；4层板，也是有经验的工程师布的，板子布的很规矩，ISO35芯片右侧内层分别是VCC2和GND2全部覆盖，外面2层走信号线；线也比较少，没有走线交叉的情况，而且与芯片左侧GND1和VCC1完全没有交叉。

现在很奇怪就是这个噪声从哪里产生的，目前看来好像只有可能是芯片自身产生的，有可能么？

应该是外部噪声干扰，信号线没有跟其他高速信号（比如时钟）线走的很近吧？

那可以做两个实验：

1. 跟主机断开，单独验证ISO35T的收发波形是否干净。

2. 换一块ISO35T重新验证是否有改善。

大体搞明白了，可能不是电路本身的问题，其实是芯片正常功能；是不是可以这样理解，一旦DE控制端拉低，输出端Z,Y就是无驱动状态，所以会被附件的电源干扰；问题搞清楚了现在是这个总线怎么工作，干扰信号一样会对上位机起作用啊；能否给点建议，是在总线上弄个上拉，下拉或者别的终端匹配原件呢？

DE为低电平时，driver端输出高阻，driver disable，确定是DE为低电平时，在输出端测出的干扰？

通常的做法是将DE和RE接在一起，然后由主机来控制，当driver enable时，receiver disable或者反之，如果确实是由于输出高阻被干扰，那么可以将DE拉高，一直处于enable状态，控制RE的高低电平。