CDCE62005RGZT 的输出波形VPP为何随着频率增加逐步降低？

CDCE62005RGZT 的输出波形随着频率增加逐步降低，150M Hz时大概是2.2Vpp,而300MHz时输出1.2Vpp.,而客户一般应用在150M Hz和125HZ，这样峰峰值太大了，请帮忙看下这种情况是否正常？是否可将Vpp控制到一个1V多点的范围。

Hi Barry

CDCE62005的输出支持LVDS、 LVPECL、LVCMOS三种类型，每种输出的幅度和频率之间的关系见规格书中figure3~6图示，请注意注明的测试条件。

图示中的曲线基于规格书中图7到图10中的端接和测试点，请参考。

同时，对示波器和测试设备也有要求，请确保示波器的最大模拟带宽至少为测试信号最高频率的3倍，最好5倍。

建议使用高频的差分探头，可以更准确的测试。如果是单端探头，请确保探头的高频特性。

当然还要确保芯片的电路和供电是正常的。