LVDS传输线的抗静电干扰
DS90UB925Q-Q1和DS90UB928Q-Q1之间的传输线使用了屏蔽双绞线，静电测试没通过，在4K 6K是屏幕闪烁。如果把屏蔽线外层再用铜箔纸包起来接地，闪烁现象减少。
屏蔽双绞线的屏蔽做的已经足够好了，有铝箔，然后编织网屏蔽，为什么还要再加铜箔纸才会变好些，LVDS信号这么容易受干扰吗？
ESD说到底包括两部分，对地电容和系统本身的吸收。
所以，加铜薄后，对地电容加大，影响会小很多。
建议理一下地线，增加吸收。
双绞线的屏蔽层接地了 是吗？是在何处接地的呢？
屏蔽层接地的，就在接口附件PCB地相连
屏蔽线本身就一条地线，外加屏蔽层，整理一下地线?请教下有什么好方法
增加地线吗？
前后级之间 是交流耦合 还是直流耦合呢？
静电的注入点在哪个位置？
LZ 若是 能画个 示意图 就更好了。
交流
贴附件了
屏蔽，可以全密闭，也可以用蜂网状屏蔽，可以在出线口做固胶封闭，也可以在输入级加抗静电的元件。
机子钣金上的随意位置
你说你铜箔都包裹效果就好，说明你有地方漏磁场，那你的接线端子那边没有做好，可以在口那里加绝缘胶堵住
看起来 似乎是 静电峰值 超过了 LVDS信号 的直流门限。
差分信号对于共模干扰不敏感的前提就是：共模干扰不能超越 差分信号的直流门限。
例如：3.3V供电的差分信号，无论是D+还是D-，其直流电平都不会超越3.3V，共模干扰若是超越了3.3V，则差分信号链路就崩溃了。
应该在负载的输入端 采取抗静电措施，将静电干扰 在负载的输入端 引入到非信号参考地线（若是引入到 信号参考地线，则照样起不到消除干扰的作用）。
若是将液晶屏视为负载，则应该在液晶屏的串行LVDS输入处 采取屏蔽接地措施；若是将20PIN的并行LVDS视为负载，则应该在20PIN处 采取屏蔽接地措施。
屏蔽接地点 应该被视为“干扰地”，这个“干扰地”应该与“信号参考地”分开布设。
我的理解和你是一致的
问题在于，静电干扰经过一定的措施处理后，应该仍然在直流门限之上吧。。。
问题在于，静电干扰经“一定的措施”处理后，应该仍然在直流门限之上吧。。。 ---------- 这个“一定的措施”都是一些 啥措施呢？