关于ethernet PHY DP83848M的 CLK_OUT引脚。

Dear TI 朋友们，

我打算用DP83848M， datasheet 只说CLK_OUT是一个时钟输出，没有更多的说明。

我的问题是：

1.  这个时钟是多少MHz？

2. 这个时钟是从哪里来？ 是从数据中恢复的时钟 （像RXCLK）？还是来自于XTAL IN/OUT 脚? 我想是后者，不知对否？

1.  CLK_OUT的输出时钟大小：

In MII mode, this pin provides a 25 MHz clock output to the system.
In RMII mode, this pin provides a 50 MHz clock output to the system.

2.时钟是从哪里来：

 DP83848内部集成了clock generator, 外部的输入参考经过内部的clock generator产生CLK_OUT。

谢谢， 您回答了我第一个问题。