微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 请教关于LVPECL电平DC耦合模式下的上拉电阻电流

请教关于LVPECL电平DC耦合模式下的上拉电阻电流

时间:10-02 整理:3721RD 点击:

您好

        如附件所示:如果用50欧上拉到1.3V时,1.3V是否有电流呢?

        下图为上图的戴维南等效电路,82欧和120欧并联等于50欧,串联分压正好也是1.3V,是不是可以理解为下图中3.3V的电流就是3.3/(82+120)=0.016A呢

        如果是,那么用50欧拉到1.3V(50欧负载,但如果后面接LVPECL电平的输入,阻抗为高阻,那我就认为是50欧上拉)是不是就等效为 1.3V上没有电流呢?

        如果1.3V上没有电流,那么等于说LVPECL的共模电压就是1.3V?可是LVPECL电平的共模电压不是1.9V左右吗,我好困惑啊

        如果1.3V上有电流,那么电流多大,因为我用很多个1.3V上拉,所以电流不能忽略,要选一个足够大的电源才行

       迫切希望指点,谢谢

在芯片工作时,OUT+/-是有14mA电流输出的,这样就会把你的共模抬到1.9V左右的。VCC-2V的上拉肯定有电流,LVPECL的缺点就是功耗大。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top