serdes同步信号丢失问题

使用两片tlk10022，sfp+传输数据，两边的芯片做了时钟同步，链路的工作状态如下：

     1.在链路中发送连续数据时，链路工作正常；

     2.在链路中一直发送idle码时，链路工作正常；

     3.链路中idle码和有效数据频繁切换的情况下，在切换到发送有效数据时，偶尔出现链路断开；

在情况3中，将los pin设为当同步信号丢失时为高（HS_CH_SYNC_OVERLAY = 1）（datasheet page35），发现链路断开时同步信号丢失。

    我该如何确定问题并解决？

    另外，HS Serdes AGC 在芯片中起什么作用，在使能Allows HS Serdes AGC unlock status to be reflected on LOSx pin（HS_AGCLOCK_OVERLAY = 1）（datasheet page35）时，发现此时los引脚的状态时高时低，说明是什么情况？

Hi Man,

先说后面那个问题，AGC是自动增益控制，把衰减的信号增大。 AGC一般会稳定在一个增益值，如果不稳定，就unlock。你把它显示在LOSpin上。

问题应该出现在切换上，可以尝试1）把AGC的6dB固定，不让AGC大幅度变动。2）你们切换是怎么切换的呢？TLK10022是连接FPGA，然后数据仅仅在FPGA上切换吗，还是硬切换？

Michael