微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > TI模拟硬件电路设计 > 双电源逻辑电平转换碰到一端电源关断会怎样?

双电源逻辑电平转换碰到一端电源关断会怎样?

时间:10-02 整理:3721RD 点击:

在设计中,如果使用了双电源逻辑电平转换,但是为了省电,会在使用过程中将一边电源掐掉,此时该芯片上会出现什么情况?

如果被断电端是输出,那么此时经过逻辑转换后是低还是未知?

 

还是说电源不关,而是将使用该电源的器件部分断电更好?

 

另外,即使不关断电源,此时逻辑转换芯片的功耗在没有I/O动作一般会怎样?

亲;这得看电路具体情况而定。有没有能讨论的电路?

我记得几乎每款双电源供电的电平转换芯片都具有Ioff特性,说的就是当部分断电的情况,会将输出给disable掉,防住电流回灌将器件损坏。

Ioff-  This device is fully specified for partial-power-down applications using Ioff. The Ioff circuitry disables the outputs,
preventing damaging current backflow through the device when it is powered down.

 

 

一边3.3v,一边5v。如果5v端连接的器件需要断电,即使我逻辑转换芯片上的5v参考不断开,那么:

如果是5v信号是输入端,此时应该是到GND,或者是悬空;

如果5v信号是输出端,此时3.3v端看到的信号是低电平。——断电的器件估计是虚地,是否高阻就难说了。

 

对于一个单独的端口也许还可以,但如果是挂在一个总线上,将影响其它设备的通讯。

 

如果此时将转换芯片的5v供电也同时断开,情况更糟——没有文档说明此时的逻辑转换芯片会怎样。

多谢!

说明文档中也提到了此时工况的电流大小,但是没有提到对另外一边电平高低的影响。

可以确认就是被隔离了吗?

另外,如果VccA,VccB都正常,只是简单地断开一边连接器件的电源(比如原由VccB供电的),那么对整个逻辑转换器件的两端会有怎样的影响?

 

还是建议说,最好将两个参考电平之一与这端的器件一起断开来使用?

Ioff的定义: The Ioff protection circuitry ensures that no excessive current is drawn from or to an input, output, or combined I/O that is biased to a specified voltage while the device is powered down, and is said to support partial-power-down mode of system operation. This condition can occur when subsections of a system are powered down (partial power down) to reduce power consumption.

也就是说,当Vcc为0V时,即使给IO电压,Ioff内部保护电路使得没有附加的电流流入或流出,内部IO口将其偏置到一个特定的电压值。 可参考这篇应用手册的Page47.6840.szza036b.pdf

所以针对你的情况,5V断开,即使5V参考不断开,流经IO口的最大电流也不会超过datasheet上的最大值,因此保护了器件。

 

我认为不是被隔离了,另外一边的情况也同样,即使另外一边不断电,IO的电流还是不能超过Ioff的最大值,同样也是被保护了。

从应用手册来看,AVC,LV, LVC, (CY)FCT, GTL, LS, ALS,和 AUC这几个系列的逻辑器件内部都集成了ioff保护电路,具有Ioff的特性,所以使用这些系列的器件时,只断开其中一个电源是对器件不会造成损坏的。

多谢Kailyn!

下载了那个文档,在细读中。

不客气,那篇文档解释了逻辑产品datasheet中的电气参数以及特性,如果在阅读datasheet时有不明白的地方,可以参考这篇文档,有助于理解。

以下个人理解,不知对错,还请指正。

 

对于双电压逻辑电平转换芯片而言,如果两边的电源VccA及VccB都没有断开,尤其是CMOS型的,在仅仅被连接器件断电情况下,如果该被连接器件的输出端口形成一个有效的高、低电平,在转换芯片的另外一侧有对应的电平输出。这对于多器件总线通讯而言是个问题;

那就还是断开逻辑电平转换芯片的一侧电源(被连器件也被断开),这可以保护芯片的该侧的Input或者Output,但是对另外一侧的电平输出就无法得知了(高阻,还是高?),如果是总线且多器件通讯,仍然有未知影响。

 

理想的器件是:

断开一侧电源后,如果该侧是输出,无论对应的输入信号变化,该输出是高阻;(这个看来已经是可以了)

如果是输入,那么该输入端是高阻,而逻辑转换芯片上对应的输出端口是高阻(该侧的供电仍有);(输入端高阻可以-Ioff,但是对应的输出端口无法获悉是怎样变化或者保护的。)

我的理解是即使另一侧不断电,它的IO口的电流也不会超过Ioff的最大值,IO口的电压被内部电路偏置到某一个电压值上,整个器件进入低功耗状态。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top